Salicide (Self Aligned Silicide)
- 금속과 Si을 반응시켜 합금을 만드는 공정
- 목적) 금속을 연결할 때, 전류는 Si을 따라서 흐름
but, Si의 저항이 금속보다 크기 때문에 전압 loss가 발생할 수 있음
-> Salicide 공정을 통해 합금을 만들어서 전압 loss 최소화
(6) Salicide
1) Pre-metal clenaing
- BHF dip
=> 산화막이 있으면 안되기 때문에 불산에 담금
2) Ti(or Ni) deposition
- PVD(Sputtering)
3) 1st silicidation (열처리)
- 650도, 30sec
4) Un-reacted Ti strip
- SPM, 80도
5) 2nd silicidation (열처리)
- 850도, 30sec
∴ Ti + Si -> TiSi2 (검은 부분)
'반도체 공정' 카테고리의 다른 글
| Test (1) (0) | 2024.07.02 |
|---|---|
| CMOS process flow_ILD and contact hole/Metal (0) | 2024.05.26 |
| CMOS process flow_LDD implantation/HDD implantation (0) | 2024.05.23 |
| CMOS process flow_gate stack deposition and patterning (0) | 2024.05.22 |
| CMOS process flow_well formation (0) | 2024.05.21 |
