MOSFET (7) 썸네일형 리스트형 Advanced MOSFET Structure HKMG 통합 솔루션 문제점 셀(Cell) 공정이 미세화 됨에 따라 셀을 구동하는 주변 회로의 면적이 줄어듬 -> 전하를 공급하는 트랜지스터의 크기가 줄어들면서 게이트 절연막의 두께가 감소 -> 기존 모바일용 D램의 절연막 소재인 SiON의 속도와 효율성 측면에서 문제 발생 High-k 물질 적용 - 장점 동일한 면적과 두께에서 High-K 물질을 적용한 절연막은 기존의 실리콘옥사이드보다 5배 더 많은 전하를 모을 수 있음 -> 이를 통해 절연막의 두께와 누설 전류를 감소시킬 수 있음 - 단점 1. 일반적으로 SiO2에 비해 낮은 Eg을 가짐 -> 터널링 장벽의 폭이 넓은 반면 높이가 낮음 2. Si과 high-k 절연층의 전기적 계면이 좋지 않음 -> 해결방안 ) 얇은 interfacial SiO2층을.. Short Channel Effect [Moore's law] 매 2년마다 집적회로의 집적도가 2배씩 증가 => 하지만, 현재에는 한계가 온 상태! [scaling down의 이점] MOSFET의 scale이 K배만큼 감소 -> 'Circuit delay time'은 1/k이 됨 'Power dissipation'은 1/K2이 됨 'current density'는 K가 됨 'Power density'는 1이 됨 => 집적도, 속도, 전력 소모 등의 향상 [Short Channel Effect] MOSFET에서 source와 drain사이의 거리가 좁아짐 -> 전류 조절 기능 상실 원인 - transistor size가 작아짐 -> channel의 길이가 짧아짐 -> electric field가 강해짐 -> 전자가 매우 높은 운동E를 .. 문턱전압조절 1. Φms metal과 semiconductor의 workfunction차이로 인해 발생 -> 게이트 전극 종류에 따라 조절 가능 2. ΦF Ei와 Ef의 차이 -> 기판 도핑 방법에 따라 조절 가능 3. Qi effective interface charge -> 적절한 산화 방법 또는 Si 결정 방향에 따라 조절 가능 4. Qd depletion charge (qNaW) -> 기판 도핑 정도에 따라 조절 가능 5. Ci 절연체의 캐패시턴스 -> 절연층 두께와 유전상수에 따라 조절 가능 [Aluminum Gate] - 1960년대 초창기 MOSFET에서 사용 - Gate를 낮은 녹는점을 가진 Al로 제작 -> 도핑이 완료된 후, Gate를 증착 => self-alinged source/drain 형성에.. MOSFET ID-VD 특성 / ID-VG 특성 [ID 수식] n-FET p-FET [Output특성] [Transfer 특성] [Subthreshold 특성] subthreshold region gate voltage가 threshold voltage보다 작은 전압이 가해지는 영역 subthreshold swing subthreshold region에서 drain current를 10배 향상시키기 위해 필요한 최소 gate 전압 => subthreshold swing을 개선할 수 있는 방법 - gate oxide thickness 줄이기 - high-K 소재의 절연막 사용 - channal doping 낮추기 - Dit 낮추기 MOS cap C-V 특성 [MIM parallel plate capacacitor의 C-V특성] [MOS capacacitor의 C-V특성] => MOS cap의 C-V 특성은 반도체 표면이 어떤 영역(accumulation, depletion, inversion)인지에 따라 달라짐 strong accumulation 정공이 표면에 축적 -> 절연층 특성에 의해 결정 2. flat band 에너지 밴드가 평평해짐 3. weak inversion 전압이 증가하면서 depletion이 발생하면, depletion층 capacitance Cd가 Ci에 직렬로 추가가 됨 4. depletion + weak inversion 전압이 증가 -> flat band에서 weak inversion을 지나 strong inversi.. 이상적인 MOS cap [capacitor] 전기장 내에서 전기 에너지를 저장하는 소자 [MOS capacitor] [일함수] - 일함수 고체의 표면에서 한개의 전자를 고체 바깥으로 뗴어내는 데 필요한 최소 E [Fermi Level] - Fermi-Dirac 분포 함수 절대온도 T에서 E값을 가지는 에너지에서의 available한 에너지 상태가 전자 하나에 채워져 있을 확률 - Fermi level 전자에 의해 채워져 있을 확률이 1/2인 에너지 상태 [MOS cap 동작] Flat band (V=0) - qΦm 금속의 EF에서 절연층의 EC까지의 에너지 차이 - qΦs 반도체의 EF에서 절연층의 EC까지의 에너지 차이 - qΦF 반도체에서 EF가 EI보다 얼마나 아래에 위치하고 있는지를 나타냄 -> P-type .. MOSFET 기본 동작 [MOSFET 구조] - Gate 전자의 흐름 유무를 조절 - Source 전하의 공급원 - Drain 전하가 빠져나가는 곳 => 전하가 이동하기 위해서는 source와 drain사이의 전위차가 필요! [MOSFET 제조 공정] P형 기판 위 초박막 SiO2 증착 후, high-k 절연막 적틍 금속 gate 적층 뒤, 이방성 RIE 식각 source와 drain에 n+이온 impalnt 어닐링 금속 배선 공정을 통해 MOSFET간 연결하여 chip 완성! [전자 에너지 밴드 다이어그램] [MOSFET에서의 에너지 밴드 다이어그램] - 평형 상태 전자가 source에서 drain으로 이동하는 데 있어서 포텐셜 장벽 발생 → Drain에서 Source로의 전류 흐름이 없음 - Gate에 (+) 전압이 가해짐.. 이전 1 다음
