- tester 구성
1) tester
- 제품에서 발생가능한 모든 불량 시나리오를 test item화하여, 기능 상에 제품에 문제가 없는지를 평가하는 장비
- 제품의 전기적인 특성 및 정상 동작 이상 유무 검증
- 제품의 동작 속도 구분, performance 검증
2) Auto-Handler
- 자동화 대량 생산을 위해 제품을 test가능한 위치까지 이송하고, test가 가능하도록 contact하는 장치
- 제품에서 요구하는 온도 조건을 맞춰 인가할 수 있고, test가 완료된 이후 결과에 따라 decive의 양품, 불량품을 선별하는 장
3) Hi-Fix (high fidelity tester access fixture)
- test와 handler(device)를 전기적으로 연결하는 장치 (interface 역할)
- 제품을 판매하기 위해 외형적인 변화 없이 전기적으로 연결
- 다양한 PKG type에 맞춰 Hi-fix를 개발하여 tester 변경없이 Hi-Fix만 바꿔 양산 test가 가능하도록 대응

4) C.O.K(change of kit)
- auto-handelr가 제품 이송 시 device를 안정적으로 담아 tester까지 이동시킬 수 있도록 잡아주는 장치
- test와 auto-handler간 interface 역할을 하는 Hi-Fix와 함께 다양한 PKG type에 맞춰 변경하며 사용
- SSD test
PKT 양품을 가지고 SSD 모듈 제작
-> 실장 test 완료 후, 고객사의 F/W uploading 진행
1. chip moint
PCB 상에 부품을 실장하고, solder paster를 이용하여 접착
2. cycle test
- power cylce test, performance test
- SSD 제품별 신뢰성 test 진행
3. under fill
수지 용액 도포 공정
4. case/label
case 체결 & label attach
5. post test
- test 정상 진행 유/무 check
- label 정보를 device에 write 진행
- 제품별 test 이력 추적이 가능
- 고객 대응 및 제품 인증 가능
6. FVI(Final VIsual Ispection)
외관 검사 공정
7. QSA(Qualification SSD Assurance)
실장 test
8. Packing&ship
포장&출하
- data sheet
- key feature
1) supply voltage
VCC power을 어느정도 인가해야 device가 동작하는지
2) page size
3) data retension
전원을 off해도 사용자가 쓴 data를 어느정도 보존하는지
4) package information
.
.
.
- test program
- test = signal + pattern
1. signal = level + timing + logic)

2. pattern
메모리 반도체는 대부분이 cell로 구성되어 있어 cell간섭에 의한 불량을 screen하기 위해 pattern 사용

- 구성
1) main program
main program은 device test의 kernel이다. 또한, 측정 조건, 측정 명령, test flow와 data 처리 등을 기술한다. C언어나 ATL 언어로 작성이 되며, 각 언어는 test hardware와 상호 동작을 할 수 있다.
-> test 결과에 대해서 sort bin을 정의한다.
( PASS/FAIL 결과에 따라 bin에 배치 )
2) socket file
ATE와 DUT간 hardware적인 역할
( socket은 소프트웨어로 작성된 통신 접속점이라고 할 수 있는데, 네트워크 응용 프로그램은 socket을 통하여 통신망으로 데이터를 송수신 )
컴퓨터 구조를 통해 이해하는 파일(File)과 소켓(Socket)
이전 글을 통해 컴퓨터 구조의 큰-느낌은 알았다. 이제 실제로 컴퓨터가 어떻게 돌아가는지, 각 레이어끼리는 어떻게 데이터를 주고 받는지, 파일입출력과 네트워크 동작을 예로 들어서 공부해
velog.io
3) pattern program
pattern program은 ALPG(ALgorithmic Pattern Generator)를 실행하는 program이다. main program이 실행될 때, decive를 test하는데 필요한 pattern을 실행하는 APG의 embedded memory에 hard drive pattern을 다운로드 한다.
'반도체 공정' 카테고리의 다른 글
package 공정 (1) (0) | 2024.07.08 |
---|---|
Test (4) (0) | 2024.07.07 |
Test (2) (0) | 2024.07.04 |
Test (1) (0) | 2024.07.02 |
CMOS process flow_ILD and contact hole/Metal (0) | 2024.05.26 |